本文由半導(dǎo)體產(chǎn)業(yè)縱橫（ID：ICVIEWS）編譯自semiwiki

RISC-V在DPU領(lǐng)域的崛起，為重塑行業(yè)競爭格局創(chuàng)造了難得契機。

數(shù)據(jù)中心通常被認為是CPU和 GPU之間的較量。但在這些備受矚目的競爭背后，另一場靜悄悄的革命正在上演：ARM 悄然取代了英特爾和 AMD 在數(shù)據(jù)處理單元 (DPU) 市場的份額。

DPU（也稱為 SmartNIC）負責(zé)數(shù)據(jù)中心的“管道”。它們通過管理數(shù)據(jù)包處理、TCP/IP 和 RDMA 來減輕網(wǎng)絡(luò)負載。它們處理壓縮、加密和 NVMe-over-Fabrics (NVMe-oF) 等存儲服務(wù)。它們強制執(zhí)行安全隔離，這在多租戶云環(huán)境中至關(guān)重要，因為信任邊界會不斷受到考驗。此外，它們還負責(zé)執(zhí)行編排任務(wù)，否則這些任務(wù)會浪費寶貴的 CPU 周期。

NVIDIA、Marvell、AMD和 Broadcom 均在其 DPU 中采用了 ARM 內(nèi)核。原因很簡單：ARM 內(nèi)核體積小、功耗低、可授權(quán)，并且已經(jīng)嵌入到網(wǎng)絡(luò)芯片中。當(dāng)英特爾推出其基礎(chǔ)設(shè)施處理單元 (IPU) 計劃時，ARM 已經(jīng)占領(lǐng)了整個生態(tài)系統(tǒng)并制定了標(biāo)準(zhǔn)。

為什么是現(xiàn)在？

全球數(shù)據(jù)處理單元(DPU) 市場預(yù)計將從 2023 年的 15 億美元增長到 2032 年的約 98 億美元，復(fù)合年增長率 (CAGR) 高達 22.8%。Dataintelo 將這一增長歸因于數(shù)據(jù)生成的迅猛增長以及各行各業(yè)對高效數(shù)據(jù)管理和處理解決方案的需求。目前，ARM 內(nèi)核占據(jù)了 DPU 出貨量的絕大部分，而英特爾仍在持續(xù)推廣其 IPU，但尚未獲得廣泛的市場吸引力。

與此同時，RISC-V 在鄰近領(lǐng)域已勢頭強勁。來自首爾的Fadu等公司的存儲控制器（該公司將 RISC-V 內(nèi)核集成到其企業(yè)級 SSD 控制器中，用于 I/O 調(diào)度和延遲優(yōu)化）以及SiFive都使用 RISC-V 來加速 I/O。編排和安全處理器也經(jīng)常依賴于輕量級 RISC-V 設(shè)計，例如OpenTitan。這些與 DPU 的角色天然相關(guān)。同時，地緣政治因素也有利于多元化：尤其是中國正在加速自主采用 RISC-V，而 DPU 正是那種主權(quán)至關(guān)重要的基礎(chǔ)設(shè)施組件。

市場擴張、ARM 的鎖定以及超大規(guī)模者對架構(gòu)替代方案的渴望為 RISC-V 進入 DPU 奠定了基礎(chǔ)。

RISC-V 在 DPU 中的機會

與ARM 不同，RISC-V 提供開放式 ISA，企業(yè)可以根據(jù)其具體工作負載進行定制。這對于集成了各種功能模塊的 DPU 尤其重要。用于數(shù)據(jù)包流的網(wǎng)絡(luò)引擎、用于壓縮和NVMe-oF 的存儲加速器、用于隔離的安全模塊以及用于編排的控制平面 CPU。RISC-V 允許供應(yīng)商使用自定義指令來適應(yīng)這些角色，而無需依賴 ARM 的固定路線圖。

如今的DPU通常使用ARM Cortex-A內(nèi)核集群（范圍從Cortex-A53到A72）來處理控制平面和輕量級計算功能。一些 RISC-V 供應(yīng)商（例如 Akeana）支持每核最多四線程的同步多線程 (SMT)（Electronics360，2024），從而提高了高內(nèi)存或 I/O 延遲工作負載（例如網(wǎng)絡(luò)和數(shù)據(jù)包處理）的吞吐量和利用率。最新的 RISC-V 矢量擴展可以自然地映射到數(shù)據(jù)包處理、加密和存儲加速。

新興的矩陣擴展將可編程性擴展到AI 推理和安全領(lǐng)域。初創(chuàng)公司 Simplex Micro 的架構(gòu)在一個時間調(diào)度框架內(nèi)集成了標(biāo)量、矢量和矩陣執(zhí)行，利用 RISC-V 的可擴展性，在各種 AI 和 HPC 工作負載中提供確定性的性能。最后，RISC-V 避免了 ARM 的專利費，同時保持了與 Linux、TensorFlow 和 PyTorch 等開源堆棧的兼容性。

了解RISC-V 的標(biāo)量到矩陣路線圖

這一刻之所以引人注目，不僅僅是因為又一家IP 供應(yīng)商的宣傳，更在于 RISC-V 本身的發(fā)展方式。

該ISA 最初致力于標(biāo)量計算——為微控制器、嵌入式系統(tǒng)和支持 Linux 的簡單處理器提供小型、高效的內(nèi)核。在過去幾年中，RISC-V 穩(wěn)步增加了矢量擴展，實現(xiàn)了數(shù)據(jù)并行加速，并自然地映射到網(wǎng)絡(luò)、存儲和加密工作負載上。最近，其路線圖已擴展到包含矩陣擴展，旨在將 AI 推理和其他矩陣數(shù)學(xué)密集型任務(wù)納入同一 ISA 框架。

這種從標(biāo)量到矢量再到矩陣的演進，反映了DPU的性能要求。DPU必須處理標(biāo)量控制平面邏輯、可矢量化的數(shù)據(jù)包和加密流，以及日益面向矩陣的遙測和安全推理任務(wù)。換句話說，RISC-V路線圖為真正可編程的DPU提供了完整的要素集。

目前，已有多家公司正在努力實現(xiàn)這一愿景。Akeana憑借其支持SMT 的設(shè)計和 AI 矩陣計算引擎，成為率先將 RISC-V 直接應(yīng)用于數(shù)據(jù)中心級計算的公司之一。Ventana Micro Systems正在構(gòu)建服務(wù)器級RISC-V 處理器，該處理器擁有從標(biāo)量到矢量工作負載的清晰路徑，以滿足超大規(guī)模計算的需求。歐洲的SemiDynamics專注于為數(shù)據(jù)密集型和以AI 為中心的應(yīng)用量身定制的可配置矢量核心。

SiFive重點推出了支持Linux 和矢量的 RISC-V 內(nèi)核，旨在滿足 HPC 和基礎(chǔ)設(shè)施的需求。晶心科技已擴展其內(nèi)核，使其具備矢量和DSP功能，以實現(xiàn)嵌入式加速。Simplex Micro 正在開發(fā)一種統(tǒng)一的標(biāo)量/矢量/矩陣架構(gòu)，并配備可編程擴展功能，旨在覆蓋從邊緣到數(shù)據(jù)中心級的基礎(chǔ)設(shè)施解決方案。在研究層面，中國的“香山”已在同一個架構(gòu)下進行標(biāo)量和矢量統(tǒng)一的實驗。

跨越式發(fā)展還是強化ARM？

問題不僅僅在于RISC-V 能否取代 ARM，還在于它能否擴展 DPU 的定義本身。ARM 目前在 DPU 領(lǐng)域的主導(dǎo)地位依賴于標(biāo)量核心加上固定加速器。RISC-V 通過將標(biāo)量、矢量和矩陣可編程性融合到一個平臺中，提供了一條跨越式發(fā)展的途徑。這不一定以犧牲 ARM 為代價——事實上，ARM 甚至可以采用 RISC-V 矢量和矩陣擴展來鞏固其自身的 DPU 地位。

對于更廣泛的行業(yè)而言，RISC-V 在 DPU 領(lǐng)域的崛起提供了一個難得的機會來重塑競爭格局。企業(yè)不再受ARM 許可模式的限制，而是可以根據(jù)自身需求調(diào)整架構(gòu)。這對于希望優(yōu)化功耗、性能和自主權(quán)的超大規(guī)模計算企業(yè)來說尤其重要。RISC-V 還避免了壟斷局面：與其由單一供應(yīng)商主導(dǎo)路線圖，不如建立一個開放的生態(tài)系統(tǒng)，從而培育多條發(fā)展路徑。

借助RISC-V，像高通或任何主要供應(yīng)商這樣的公司都將占據(jù)主導(dǎo)地位——能夠設(shè)計針對其 DPU 架構(gòu)優(yōu)化的獨特定制 CPU，而無需依賴 ARM 的許可條款和路線圖。隨著 DPU 成為數(shù)據(jù)中心基礎(chǔ)設(shè)施的核心，這種獨立性可能成為關(guān)鍵的差異化因素。

時機已到。AI 驅(qū)動的數(shù)據(jù)中心架構(gòu)正在蓬勃發(fā)展，DPU 不再僅僅用于網(wǎng)絡(luò)，而是用于協(xié)調(diào)計算、存儲和 AI 流程。在這個世界中，結(jié)合標(biāo)量、矢量和矩陣可編程性的 DPU 看起來比僅集成標(biāo)量 ARM 內(nèi)核和固定功能引擎的 DPU 更具吸引力。

正如ARM 發(fā)現(xiàn)并利用 DPU 的機會超越英特爾和 AMD 一樣，RISC-V 現(xiàn)在提供了重新定義這一類別的機會。供應(yīng)商無需在GPU 領(lǐng)域與 NVIDIA 正面交鋒，也無需試圖重振 CPU，而是可以借助可編程的 DPU 平臺實現(xiàn)跨越式發(fā)展，該平臺可以重塑數(shù)據(jù)中心基礎(chǔ)設(shè)施。這將是一個東山再起的故事——不是重復(fù)舊的戰(zhàn)斗，而是開辟新的戰(zhàn)線。

無論它能否取代ARM 或 x86，業(yè)界常常將RISC-V 描述為 CPU 領(lǐng)域的一個故事。然而，更具顛覆性的機會可能在于數(shù)據(jù)中心的控制平面。ARM 打造了英特爾和 AMD 從未預(yù)料到的 DPU 專營權(quán)，而現(xiàn)在 RISC-V 有機會憑借矢量和矩陣可編程性重新定義這一類別。

最終，ARM 和 RISC-V 可能會在 DPU 領(lǐng)域共存：ARM 保持其主導(dǎo)地位，而 RISC-V 則提供開放、可定制的替代方案。隨著市場的成熟，這將為供應(yīng)商和超大規(guī)模計算提供商提供更多架構(gòu)選擇。

*聲明：本文系原作者創(chuàng)作。文章內(nèi)容系其個人觀點，我方轉(zhuǎn)載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯(lián)系后臺。